PATENT ABSTRACTS OF JAPAN

(11)Publication number :

11-330272

(43)Date of publication of application : 30 11 1999

(51)Int CI

H01L 21/8242 H01L 27/108 G11C 11/56

(21)Application number: 10-134048 (22)Date of filing:

15 05 1998

(71)Applicant : NEC CORP


(72)Inventor: KASAI NAOKI

(54) MULTI-LEVEL DRAM SEMICONDUCTOR DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a multi-level DRAM semiconductor device by which a ratio of a coupling capacity value Cc to a memory cell capacity. value Cs can be made constant, without significantly increasing the area of a chip and the variation is eliminated during the manufacture of memory cell capacity elements Cs.

SOLUTION: An coupling capacity element Cc with a coupling capacity value Cc is provided with a first group of capacitors, where a plurality of capacitors 100 having the same capacity value as memory cell capacity value Cs are connected in series and a second group of capacitors, in which a plurality of capacitors 101, 102 and 103 are mutually connected in parallel and selection gates G1, G2 and G3 are connected to each capacitor in series, and then the first and second groups are connected in series therein. The selection gates are formed directly beneath the capacitors 100 on the semiconductor substrate, thereby preventing the



LEGAL STATUS

[Date of request for examination]

increase in the area of a chip.

18 05 1998

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than

the examiner's decision of rejection or application converted registration?

[Date of final disposal for application]

[Patent number] 3085280 [Date of registration] 07.07.2000

[Number of appeal against examiner's decision of rejection

[Date of requesting appeal against examiner's

decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平11-330272

(51) Int.Cl.* H 0 1 L 21/8242 織別記号

F I H 0 1 L 27/10

321 381A

27/108 G 1 1 C 11/56 G11C 11/34

審査請求 有 請求項の数4 OL (全 6 頁)

(21)出職番号 (22)出顧日 特願平10-134048

平成10年(1998)5月15日

(71)出職人 000004237

日本電気株式会社

東京都港区芝石丁目7番1号

東京都港区芝五丁目7番1号 日本電気株 式会社内


(74)代理人 弁理士 藤巻 正憲

(54) 【発明の名称】 多値DRAM半導体装置

(57) 【要約】

【課題】 チップ巡視を大幅に増加することなくカップ リング容量値 (Cc) とメモリセル容量値 (Cs) との 比を一定にすることができると共に、メモリセル容量素 子Csを製造する際にパラツキを低減できる多値DRA 州半導体装置を提供する。

【解決手段】 カップリング需量値 (Cc) を有するカップリング容量薬子Ccにおいては、メモリセル容量 (Cs) と同じ容量値の複数のキャパシタ100を直列に接続した第1群のキャパシタと、容量値が相互に異なる複数のキャパシタ101、102、103が相互に異なる複数のキャパシタに直列に接続され、更に選択ゲート61、G2、G3が各キャパシタに直列に接続されている。 半導体基底上において選択ゲートを音行の場合が多によりチップ 面積の増加が防止される。



【特許請求の範囲】

【請求項1】 ビット線対をトランスファゲートで複数 に分割して構成された分割ビット線対と、隣接する分割 ビット線対間でたすきがけの関係にある分割ビット線同 士を夫々接続する1対のカップリング容量素子とを有す る多値DRAM半導体装置において、前記カップリング 容量素子は、直列に接続された同一容量の複数の第1群 のキャパシタと、この第1群のキャパシタに直列に接続 され相互に異なる容量を有して相互に並列に接続された 複数の第2離のキャパシタと、前記第2離のキャパシタ 10 交点にあるメモリセルは分割ビット線対BL1, BL1 に夫々直列に接続された選択ゲートとにより構成されて いることを特徴とする多値DRAM半導体装置。

【請求項2】 前記選択ゲートは、半導体基板上におい て前記第1群のキャパシタの直下に形成されていること を特徴とする請求項1に記載の多値DRAM半導体装 氎。

【翻来項3】--ビット線対をトランスファゲートで複数 に分割して構成された分割ビット線対と、隣接する分割 ビット線対間でたすきがけの関係にある分割ビット線同 士を夫々接続する1対のカップリング容量素子とを有す 20 子Cs(なお、(Cs)はこのセル容量素子Csの容量 る多値DRAM半導体装置において、前記カップリング 容量素子は、直列に接続された同一容量の複数の第1群 のキャパシタと、この第1群のキャパシタに並列に接続 され相互に異なる容量を有する複数の第2群のキャパシ タと、前記第1群のキャパシタ及び前記第2群のキャパ シタに夫々直列に接続された選択ゲートとにより構成さ れていることを特徴とする多値DRAM半導体装置。

【請求項4】 前記選択ゲートは、半導体基板上におい て前記第1群のキャパシタの直下に形成されていること を特徴とする請求項3に記載の多値DRAM半導体装

【発明の詳細な説明】

【発明の属する技術分野】本発明は1セルに複数ビット を記憶させるようにした多値DRAM半導体装置に関す る。

100021

【従来の技術】DRAMの記憶容量はこの3年間で4倍 という急激な勢いで増加してきた。現在では、64bi 大は、素子寸法を微細にし、素子の密度を増加させるこ と及びチップ面積を増大させることにより実現されてき た。しかし、64MbitDRAMのチップ面積は10 Omm²を超え、コスト上昇が問題となってきた。チッ ブ面積を縮小するには素子寸法をさらに縮小する必要が あるが、微細加工技術を中心とした製造技術を向上させ ることは容易ではない。

【0003】素子寸法を縮小せずにチップ面積を縮小す る方法として、情報を記憶するメモリセルに通常の2値 (1ビット) より多くの情報である、例えば、4値(2 50 が1:2となるように分配されている。

ビット)の情報を書込み読み出しする多値記憶DRAM が提案されている (特開平9-282891号公報)。 図5はこの公報に記載された従来の多値DRAM半導体 装置(第1従来技術)の回路図である。ビット線対B I.. BLBはトランスファゲートTGによって2組の分 割ビット線対BL1、BL1Bと分割ビット線対BL 2、 B L 2 B とに分けられ、各分割ビット練対はセンス アンプSA1とSA2を持っており、本来のビット線対 BL, BLBとワード線WLi (i=0-255) との Bと分割ビット線対BL2、BL2Bとに振り分けられ ている。メモリセルの配分は、分割ビット線の浮游容量 CB1とCB2の比が1:2となるように分配されてい る。図中、Csはメモリセルのセル容量素子である。 【0004】また、分割ビット線BL1と分割ビット線 BL2Bとの間及び分割ビット線BL2と分割ビット線 BLIBとの間に表をカップリング容量素子Cc(な お、(Cc)はこのカップリング容量素子Ccの容量値 を示す。)が接続されている。メモリセルのセル容量素 値を示す。)の一端にはプレート電位と呼ばれる一定電 位VP (=1/2VCC)が印加される。また、分割ビ ット線BL1とBL2B及びBL2とBL1Bは、夫々 カラム選択線CSLの信号によって制御されるトランジ スタを介して入出力線 [/0]と [/02に接続されて いる。

【0005】この多値記憶DRAMは図5に示すよう に、センス同路において対になるビット線に容量値 (C c) を有するカップリング容量素子をたすきがけで形成 30 する必要がある。多値記憶動作を行うためには、カップ リング容量値 (Cc) はメモリセル容量値 (Cs) に対 して適当な値があり、例えばビット線容量(Cb)≫ (Cs) の条件である場合には(Cc) = (Cs) /9 が適当であることが示された。

【0006】そこで、そのような条件を満たすカップリ ング容量素子としてメモリセルのキャパシタと形状等が 等しいキャパシタを直列接続するカップリング容量素子 が提案された (特開平9-232531号公報)。 図6 はこの公報に記載された従来の多値DRAM半導体装置 t DRAMが量産され始めた。このような記憶容量の増 40 (第2従来技術)のカップリング容量素子の回路図、図 7はその断面図である。ビット線対BL, BLBはトラ ンスファゲートTGによって2組の分割ビット線対BL 1, BL1Bと分割ビット線対BL2, BL2Bとに分 けられ、各分割ビット線対はセンスアンプSA1とSA 2を持っており、本来のビット線対BL、BLBとワー ド線W Li (i=0-255) との交点にあるメモリセ ルは分割ビット線対BL1、BL1Bと分割ビット線対 BL2、BL2Bとに振り分けられている。メモリセル の配分は、分割ビット線の浮遊容量CB1とCB2の比

【0007】また、分割ビット線BL1と分割ビット線 BL2Bとの間及び分割ビット練BL2と分割ビット練 BL1Bとの間に夫々カップリング容量素子Ccが接続 されている。このカップリング容量楽子Ccはメモリセ ル容量素子Csと同一の厨構造を有する単位容量素子を 複数側直列に接続して構成されている。メモリセルには セル容量素子Csが備えられており、Csの一端にはプ レート電位と呼ばれる一定電位VP(= 1 / 2 VCC) が印加される。また、分割ビット練BL1とBL2B及 びBL2とBL1Bは、夫々カラム選択線CSLの信号 10 列に接続された選択ゲートとにより構成されていること によって制御されるトランジスタを介して人出力線 1/ O1と1/O2に接続されている。このような構造を使 用すれば、製造中にメモリセルの萎縮容量値(Cs)が 所望の値と異なった場合でもメモリセル容量値 (Cs) とカップリング容量値 (Cc) との比は一定になるため に、製造バラツキに対しても安定した多値動作を保証す るDRAMが得られる。

Innost

【発明が解決しようとする課題】しかしながら、上述の 従来の多値DRAM半導体装置は、実際に(Cb)≫ (Cs) の条件を与えた場合、情報を読み出すこと自体 が困難となるために、(Cs)は(Cb)の1/10程 度の値となる。即ち、実際のDRAMでは、カップリン グ容量値 (Cc) = (Cs) /n (nは整数) とはなら ない。しかも、メモリセルの容量が所望の値とならなか った場合には、ビット線容量とメモリセル容量の比が変 化するために、メモリセル容量素子Csの製造のバラツ キが問題とかる

【0009】本発明はかかる問題点に鑑みてなされたも プリング容量値(Cc)とメモリセル容量値(Cs)と の此を一定にすることができると共に、メモリセル容量 素子Csを製造する際にバラツキを低減できる多値DR AM半導体装置を提供することを目的とする。

[0010]

【課題を解決するための手段】本発明に係る多値DRA M半導体装置は、ビット線対をトランスファゲートで復 数に分割して構成された分割ビット線対と、隣接する分 割ビット線対間でたすきがけの関係にある分割ビット線 同士を夫々接続する1対のカップリング容量素子とを有 40 50nmのタングステンシリサイド膜の精層膜からなる する多値DRAM半導体装置において、前記カップリン グ容量素子は、直列に接続された同一容量の複数の第1 群のキャパシタと、この第1群のキャパシタに直列に接 続され相互に異なる容量を有して相互に並列に接続され た複数の第2群のキャパシタと、前記第2群のキャパシ タに夫々道列に接続された選択ゲートとにより構成され ていることを特徴とする。なお、前記選択ゲートは、半 導体基板上において前記第1群のキャパシタの直下に形 成されていることが好ましい。

ビット線対をトランスファゲートで複数に分割して構成 された分割ビット線対と、隣接する分割ビット線対間で たすきがけの関係にある分割ビット線同士を夫々接続す る1対のカップリング容量素子とを有する多値DRAM 半導体装置において、前記カップリング容量素子は、直 列に接続された同一容量の複数の第1群のキャパシタ と、この第1群のキャパシタに並列に接続され相互に異 なる容量を有する複数の第2群のキャパシタと、前記第 1群のキャパシタ及び前記第2群のキャパシタに夫々直 を特徴とする。なお、前記選択ゲートは、半導体基板上 において前記第1群のキャパシタの直下に形成されてい ることが好ましい。

100121

【発明の実施の形態】以下、本発明の実施例に係る多値 DRAM半導体装置について、添付の図面を参照して具 体的に説明する。図1は本発明の第1の実施例に係る多 値DRAM半導体装置のカップリング容量素子Ccの回 路図である。カップリング容量素子Ccの容量値(C 20 c) はメモリセル容量素子Csの容量値(Cs) と等し いキャパシタ100を8個直列に接続し、更に、このキ ャパシタ100に並列にキャパシタ101、102、1 03 (第2群のキャパシタ)の並列接続体が並列に接続 されている。この並列に接続されたキャパシタ101、 102, 103の容量値は0.8 (Cs), 1.0 (C s) 及び1、2 (Cs) と相互に異なる。これらのキャ パシタ101、102、103には、夫々選択ゲートG G2及びG3が直列に接続されている。

【0013】この実施例では、選択ゲートG1が直列に のであって、チップ面積を大幅に増加することなくカッ 30 接続されたキャパシタ101,102,103の容量値 は、例えば、メモリセル容量値 (Cs) の0.8倍、1 倍、1.2倍である。

【0014】図2は図1に示した選択ゲートG2とそれ に接続される9個のキャパシタの構造を示す断面図であ る。本実施例の多値DRAM半導体装置においては、膜 厚300nmのシリコン酸化膜からなる素子分離絶縁膜 2によって区画されたP型半導体基板1の表面に膜厚1 0 nmのシリコン酸化膜からなるゲート絶縁膜3を介し て、膜厚100nmのN型多結晶シリコン膜及び膜厚1 ゲート電極4が形成されている。素子分離絶縁膜2及び ゲート電極4によって自己整合的にP型半導体基板1の 表面にN型拡散層5が形成されている。これにより選択 ゲートとしてのMOS-FETが構成される。N型拡散 局5の表面には膜厚300nmのシリコン酸化膜からな る第1の層間絶縁膜6が堆積されている。また、N型拡 散層5は層間絶縁膜6に形成されたN型多結晶シリコン 膜からなる第1のコンタクト7を介して、膜厚120n mのタングステンシリサイド概からなるビット線8に接 【0011】本発明に係る多値DRAM半導体装置は、 50 続されている。ビット線8の表面には膜原300nmの

シリコン酸化酸からなる第2の層間絶縁膜9が堆積され ている。また、ビット線8は第2の層間絶縁膜9に形成 されたN型多結晶シリコン臓からなる第2のコンタクト 10を介して礫度500nmのN型多結晶シリコン籐か ら直下なる容量下部電極11に接続されている。容量下 部倉極11の表面には藤厚7 nmの変化酸化シリコン膜 からなる容量絶縁膜12が形成され、その表面に膜厚2 00nmのN型多結晶シリコン膜からなる容量上部電極 13が形成されることによりキャパシタが形成されてい る。このキャパシタはメモリセルのキャパシタと同じ構 10 s) / 9となる。 造を有する。容量上部電極13の表面には膜障300n mのシリコン酸化膜からなる第3の層間絶縁膜14が形 成されている。第3の層間絶綴牒14にはタングステン からなる第3のコンタクト15 aが形成され、それを介 して容量上部電極13が腰原400nmのアルミニウム 合金からなる金属配線16と接続されている。

---【0-0 1-5】このように構成された半導体装置において は、選択ゲートG1を選んだ場合には、カップリング容 量値はメモリセル容量値 (Cs) の0. 108倍の値と 容量値はメモリセル容量値 (С s) の0、111倍の値 となり、選択ゲートG 3を選んだ場合には、カップリン グ容量値はメモリセル容量値 (Cs) の0.113倍の 値となる.

【0016】本実施例において、選択ゲートは3個所に 限定するものではなく複数箇所であればよい。また、選 担ゲートを介して接続されたキャパシタの容量の値も 0. 8倍、1. 0倍、1. 2倍に限定するものではな い。また、直列接続されたキャパシタの数を9個に限定 するものではなく、複数であればよい。

【0017】このように、選択ゲート及び容量値の異な るキャパシタを設けることにより、製造されたDRAM のセル容量値(Cs)が所望の値からずれた場合でも、 製造後に最適な容量値となるカップリング容量値を選択 することが可能となり、製造マージンの大きな多値記憶 DRAMを得ることができる。また、選択ゲートを構成 するMOS-FETは直列に接続された同一容量値のキ ャパシタの直下に形成することが可能であり、余分な面 積を必要とすることがなく、チップ面積の増加を防ぐこ とができる。

【0018】図3は本発明の第2の実施例に係る多値D RAM半導体装置のカップリング容量素子Ccの回路図 である。カップリング容量素子Csはメモリセル容量の 容量値Csと等しいキャパシタ100を9個直列に接続 され、これと並列に接続された容量値の異なる2種類の MOSキャパシタCmos1、Cmos2が形成されて いる。なお、MOSキャパシタCmos1及びCmos 2の容量値を失々 (Cmos1) 及び (Cmos2) と する。そして、各キャパシタCmos1、直列に接続さ れた9個のキャパシタ100離及びCmos2には夫々 50 体装置の回路図である。

選択ゲートG1、G2及びG3が夫々接続されている。 本実施例では選択ゲートG2のみを選んだ場合には、カ ップリング容量値は (Cs) / 9の値となり、選択ゲー トG1及びG2を選んだ場合には、カップリング容量値 は (Cmos 1) + (Cs) / 9となり、 選択ゲートG 2及びG3を選んだ場合には、カップリング容量値は (Cmos 2) + (Cs) / 9となり、選択ゲートG 1、選択ゲートG2及びG3を選んだ場合には、カップ リング容量値は (Cmos1) + (Cmos2) + (C

【0019】図4は、図3に示した選択ゲート1に接続 されたMOSキャパシタCmos1及び選択ゲートG2 に接続された9個のキャパシタ100とが並列に接続さ れた断面構造を示す図である。本実施例が第1の実施例 と異なる点は、ゲート電極4、ゲート絶縁膜3、及びN 型拡散層5からなるMOSキャパシタが形成され、この -MOSキャパンタのザート素棒が第1のコンタクト7を 介してビット練名に接続されていることである。

【0020】このように構成された半導体装置において なり、選択ゲートG2を選んだ場合には、カップリング 20 は、選択ゲート及び容量値の異なるキャパシタの存在に よって、製造されたDRAMのセル容量値(Cs)が所 望の値からずれた場合でも、製造後に最適な容量値とな るカップリング容量を選択することが可能となり、製造 マージンの大きな多値記憶DRAMを得ることができ る。また、選択ゲートを構成するMOS-FETは直列 に接続された同一容量値のキャパシタの直下に形成する ことが可能であり、金分な面積を必要とすることがな く、チップ面積の増加を防ぐことができる。

[0021] 【発明の効果】以上詳述したように、本発明に係る多値 DRAM半導体装置は、書込み読み出し特性が最適と考 えられるカップリング容量値前後の容量値のキャパシタ を複数準備しておき、テストした後に最適なカップリン グ容量値を選択ゲートによって選択するので、仮に容量 妻子を形成する際のプロセスの変動、例えば容量絶縁膜 厚又は電極高さなどにバラツキが生じても、メモリセル の容量とカップリング容量の比は一定に保持されるため に、製造マージンの大きな多値記憶DR AMを得ること ができる。

40 【0022】また、従来直列に接続されていた複数個の キャパシタのうちの1個を相互に並列に接続された複数 個のキャパシタに変更するだけで上述の効果を得ること ができ、全体としてキャパシタの数を抑えることができ

【0023】更に、半導体基板上において選択ゲートを カップリング容量素子の直下に形成することによりチッ プ面積の増加を防ぐことができる。

【図面の簡単な説明】

【図1】本発明の第1の実施例に係る多値DRAM半導

【図2】 本発明の第1の実施例に係る多値DRAM半導 体装置の断面図である。

【図3】 本発明の第2の実施例に係る多値DRAM半導体装置の回路図である。

【図4】本発明の第2の実施例に係る多値DRAM半導体装置の断面図である。

【図5】第1の従来例に係る多値DRAM半導体装置の 回路図である。

【図6】第2の従来例に係る多値DRAM半導体装置の 回路図である。

【図7】第2の従来例に係る多値DRAM半導体装置の 断重図である。

【符号の説明】

1;P型半導体基盤

2;秦子分離絶縁膜

3;ゲート絶縁膜

4;ゲート電極

5;N型拡散層

6;第1の層間絶縁膜

7;第1のコンタクト

8;ビット練

9 : 第2の層間絶縁膜 10 ; 第2のコンタクト

11;容量下部電極


10 12;容量絶縁膜


13;容量上部電極 14;第3の層間絶縁膜

15, 15a, 15b;第3のコンタクト


16:金属配線

100, 101, 102, 103;キャパシタ







[[3]2]




[図4]



[図5]



[図7]



- 2; 末f分離絶縁膜
 12; 容量絶縁膜

 6; 第1の層間絶線膜
 13; 容量上部電板
- 8; ピット線 14; 第3の層類地線膜 9; 第2の層類地線膜 15; 第3のコンタクト 10; 第2のコンタクト 18; 金属配線